Đo điện áp cách ly bằng ADC vi sai và op-amp: sai số và CMRR

Mạch đo điện áp vi sai qua op-amp thường chạy đúng khi thử trên nguồn DC sạch trong phòng lab, nhưng khi đưa vào tủ điều khiển có biến tần, contactor công suất gần đó, số đọc dao động hoặc lệch hẳn vài phần trăm so với giá trị thật — nguyên nhân phổ biến nhất là common-mode noise vượt quá khả năng loại bỏ của op-amp (CMRR). Bài này dành cho kỹ sư thiết kế mạch đo cần tính được sai số do CMRR hữu hạn, chọn đúng op-amp/ADC vi sai theo băng thông và mức cách ly cho ứng dụng giám sát nguồn DC bus hoặc điện áp AC lưới.

#1. Vì sao cần đo vi sai và cách ly trong giám sát nguồn

Tín hiệu đơn cực (single-ended) đo điện áp so với một điểm tham chiếu chung (GND), nên mọi nhiễu xuất hiện trên đường GND giữa nguồn tín hiệu và mạch đo sẽ cộng trực tiếp vào kết quả. Tín hiệu vi sai (differential) đo chênh lệch giữa hai đầu vào, nên nhiễu xuất hiện đồng thời trên cả hai đầu (common-mode noise) sẽ bị loại bỏ phần lớn nếu op-amp có CMRR đủ cao.

Trong tủ điều khiển có biến tần, contactor công suất, nhiễu common-mode trên đường GND giữa khối đo và khối công suất rất phổ biến — đây là nguồn sai số chính khiến thiết kế đơn cực không đáng tin cậy ở môi trường công nghiệp.

Cách ly (isolation) giữa khối đo và khối công suất giải quyết hai vấn đề riêng biệt:

• An toàn người dùng: ngăn điện áp cao từ khối công suất truyền vào khối điều khiển/vi xử lý khi có sự cố chạm chập.
• Chống vòng lặp đất (ground loop): khi hai khối có GND vật lý khác nhau (ví dụ cách xa về khoảng cách cáp), chênh lệch điện thế đất gây dòng rò chạy qua đường tín hiệu, làm sai số đo.

Ứng dụng điển hình gồm giám sát điện áp DC bus trong biến tần/UPS (common-mode thường ổn định nhưng điện áp tuyệt đối cao), và giám sát điện áp AC đầu vào tủ điều khiển (common-mode biến động theo tần số lưới và hài).

Sơ đồ khối tổng quát: Nguồn cần đo → mạch khuếch đại vi sai (op-amp/in-amp) → cách ly (quang/số) → ADC vi sai → vi xử lý.

#2. Cấu trúc mạch vi sai cơ bản với op-amp

Có hai lựa chọn chính:

• Mạch khuếch đại vi sai dùng op-amp đơn: 1 op-amp với 4 điện trở, giá rẻ, nhưng trở kháng đầu vào không đối xứng và không cao, dễ bị ảnh hưởng bởi trở kháng nguồn.
• IC đo lường (instrumentation amplifier, in-amp): 2-3 op-amp tích hợp sẵn, trở kháng đầu vào rất cao và đối xứng, CMRR cao hơn đáng kể, nhưng giá thành cao hơn.

Khi điện áp cần đo vượt dải cho phép của op-amp (ví dụ đo DC bus vài trăm volt bằng op-amp có Vcm max chỉ vài chục volt), phải thêm điện trở phân áp đầu vào trước khi vào op-amp. Điểm cần chú ý: hai nhánh phân áp phải có trở kháng gần bằng nhau — nếu lệch, điểm làm việc common-mode bị lệch, kéo theo sai số vi sai cộng thêm ngoài CMRR danh định.

Hình mạch nguyên lý tối giản: hai điện trở phân áp R1a/R1b đối xứng → hai đầu vào IN+/IN- của op-amp vi sai → đầu ra tới ADC.

#3. CMRR là gì và ảnh hưởng đến sai số đo

CMRR (Common-Mode Rejection Ratio) là tỉ số giữa độ khuếch đại vi sai (Adiff) và độ khuếch đại common-mode (Acm) của op-amp, thường biểu diễn theo dB:

CMRR(dB) = 20·log10(Adiff / Acm) Sai số điện áp đầu ra do CMRR hữu hạn ước lượng theo:

Vout_error ≈ Vcm / CMRR_tuyến_tính

trong đó Vcm là điện áp common-mode tại đầu vào, CMRR_tuyến_tính = 10^(CMRR_dB/20).

Điểm quan trọng: CMRR không phải hằng số theo tần số — datasheet op-amp luôn có đồ thị "CMRR vs Frequency", CMRR giảm dần (thường vài chục dB mỗi decade) khi tần số tăng. Với tín hiệu AC lưới có hài bậc cao (ví dụ hài bậc 3, 5, 7 của 50 Hz/60 Hz), CMRR tại tần số hài cao hoàn toàn khác CMRR tại DC ghi trong bảng thông số chính — phải tra đúng đồ thị, không dùng giá trị DC cho tín hiệu AC. Phải tra đồ thị CMRR vs Frequency trong datasheet gốc của đúng linh kiện đang chọn trước khi dùng số vào thiết kế — số liệu khác nhau giữa các dòng op-amp.

#4. Băng thông và tốc độ lấy mẫu ADC vi sai

Băng thông op-amp (thường biểu diễn qua Gain-Bandwidth Product — GBW) phải đủ để khuếch đại đúng biên độ các hài bậc cao của tín hiệu AC cần đo, không chỉ tần số cơ bản. Nếu băng thông không đủ, op-amp suy giảm (attenuate) biên độ ở tần số cao, dẫn đến đo thiếu giá trị thực của sóng méo dạng.

Tốc độ lấy mẫu ADC vi sai phải tuân theo định lý Nyquist: tần số lấy mẫu tối thiểu gấp đôi tần số cao nhất cần đo (bao gồm hài), và nên có bộ lọc chống alias (anti-alias filter) trước ADC để loại bỏ thành phần tần số cao hơn một nửa tần số lấy mẫu, tránh gập phổ (aliasing) làm sai số đọc.

Trade-off phổ biến: op-amp băng thông rộng (GBW cao) thường có CMRR thấp hơn ở dải tần cao, vì cấu trúc mạch bù pha (compensation) ảnh hưởng cả hai thông số theo hướng ngược nhau — đây là lý do phải đọc cả hai đồ thị cùng lúc khi chọn linh kiện, không chỉ nhìn một số liệu ở DC.

#5. Tính toán sai số tổng hợp trong mạch thực tế

Các nguồn sai số cần cộng dồn trong mạch đo vi sai:

• Sai số do CMRR hữu hạn: Vout_error = Vcm / CMRR_tuyến_tính (mục 3).
• Offset voltage của op-amp/in-amp: giá trị Max ghi trong datasheet, không dùng Typ để thiết kế dự trù.
• Drift nhiệt của offset: hệ số µV/°C nhân với chênh lệch nhiệt độ vận hành so với nhiệt độ hiệu chỉnh.
• Dung sai điện trở phân áp: nếu dùng điện trở 1% hoặc 0.1%, sai số lan truyền vào hệ số phân áp, ảnh hưởng trực tiếp đến giá trị đo cuối.

Hai cách cộng sai số:

• Worst-case (cộng trực tiếp): cộng đại số tất cả sai số theo hướng bất lợi nhất — cho kết quả an toàn nhất nhưng thường quá bi quan.
• RSS (root-sum-square): căn bậc hai tổng bình phương từng sai số — phản ánh thực tế thống kê tốt hơn khi các sai số độc lập ngẫu nhiên, nhưng không nên dùng khi một nguồn sai số có thể chiếm ưu thế áp đảo (ví dụ offset theo Max datasheet nên cộng trực tiếp).

RSS: Error_total = sqrt(E1^2 + E2^2 + E3^2 + ...)
Worst-case: Error_total = E1 + E2 + E3 + ...

Ví dụ minh hoạ cách tính (số liệu minh hoạ, chưa đối chiếu datasheet — cần thay bằng số thật của linh kiện đang chọn):

Giả sử Vcm = 300 V (ví dụ minh hoạ), CMRR = 100 dB tại tần số tín hiệu (ví dụ minh hoạ, cần tra đúng điểm tần số trên đồ thị thực tế, không dùng số DC), dung sai điện trở phân áp 0,1% mỗi điện trở (ví dụ minh hoạ).

CMRR_tuyến_tính = 10^(100/20) = 100000
Vout_error_CMRR = 300 V / 100000 = 3 mV (quy đổi về đầu vào vi sai)

Sai số này sau đó cộng RSS hoặc worst-case với offset voltage và sai số dung sai điện trở để ra sai số tổng theo %FS (percent of full scale) của dải đo ADC — bước tính %FS cụ thể phụ thuộc hệ số khuếch đại và dải ADC đang dùng, phải tính lại cho từng thiết kế.

#6. Chọn op-amp/ADC vi sai theo yêu cầu ứng dụng

Tiêu chí chọn theo thứ tự ưu tiên:

1. CMRR tối thiểu cần đạt được tính ngược từ sai số cho phép (mục 5), tại đúng tần số tín hiệu — không chỉ tại DC.
2. Băng thông (GBW) đủ cho tần số tín hiệu cao nhất cần đo, gồm hài.
3. Điện áp common-mode tối đa (Vcm max) op-amp/in-amp chịu được, so với điện áp vận hành thực tế sau phân áp.

Cân nhắc giữa IC đo lường tích hợp (in-amp) và op-amp rời ghép discrete: in-amp có CMRR cao hơn do cấu trúc 3 op-amp cân bằng sẵn trong chip, ít nhạy với sai lệch điện trở bên ngoài; discrete rẻ hơn nhưng CMRR thực tế phụ thuộc mạnh vào độ chính xác dung sai điện trở lắp ráp.

Khi điện áp common-mode vượt giới hạn chịu đựng của op-amp (ví dụ đo trực tiếp điện áp lưới AC pha-pha), cần thêm cách ly quang (opto-isolator) hoặc cách ly số (digital isolator) trước ADC, thay vì cố gắng mở rộng dải common-mode của op-amp bằng phân áp lớn — phân áp lớn làm giảm tỉ số tín hiệu/nhiễu và tăng sai số dung sai điện trở.

#7. Lỗi thường gặp khi làm thật

• Bỏ qua trở kháng nguồn không đối xứng giữa hai đầu vào vi sai: nếu một đầu vào đi qua điện trở phân áp lớn còn đầu kia nối trực tiếp, CMRR thực tế trên board thấp hơn hẳn số công bố trong datasheet (datasheet đo với nguồn đối xứng lý tưởng).
• Chọn op-amp băng thông hẹp cho tín hiệu AC có hài bậc cao: op-amp đáp ứng đủ tần số cơ bản 50/60 Hz nhưng suy giảm mạnh ở hài bậc 5, 7, dẫn đến đo thiếu biên độ sóng méo dạng, sai lệch khi tính RMS hoặc THD.
• Không tính sai số dung sai điện trở phân áp trong mạch đo điện áp cao: với điện áp vài trăm volt, dung sai 1% của điện trở phân áp có thể gây sai số tuyệt đối lớn hơn sai số do CMRR, nhưng thường bị bỏ qua khi chỉ tập trung vào thông số op-amp.

#Checklist khi thiết kế

#Đọc tiếp

Bài tiếp theo trong series: "Đo dòng điện bằng shunt và Hall sensor: chọn dải đo và chống nhiễu nguồn công suất".